(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-176757

(43)公開日 平成7年(1995)7月14日


(51) Int.CL*	識別記号	庁内整理番号	FΙ		技術表示箇所
H01L 29/ 21/2					,
21/3		Z			
21/3		z Z			•
	304	9056-4M	H01L 28	9/78 311 H 有 請求項の数3 FD)(全 5 頁)
(21)出願番号	特顯平5-344959		(71)出願人 0		
(22)出顧日	平成5年(1993)1	平成5年(1993)12月20日		日本電気株式会社	,
() (-11)	1 M 0 + (1000) 1	2)120 H	(72)発明者 児	東京都港区芝五丁目7番1月 月末 紀行	<i>!</i>
			耳	花式 祝订 東京都港区芝五丁目7番1号 式会社内	日本電気株
			1	中理士 舘野 千惠子	
				•	


(54)【発明の名称】 薄膜トランジスタの製造方法

(57)【要約】

【目的】 選択核形成法による核形成、固相成長による 多結晶シリコンの大粒径化を、リソグラフィー法を用い ずに、簡易に行う。

【構成】 基板上の非晶質シリコン2 に回折格子を用いて $X \in C$ 1 x x 1 x 1 x 1 x 1 x 1 x 1 x 1 x 1





10

【特許請求の範囲】

【請求項1】 非晶質半導体膜上に、特定の周期でドッ ト状あるいはストライプ状に局所的に熱処理を施して結 晶核を形成させた後、膜全体に熱処理を施して固相成長 させて得られた多結晶半導体膜をチャンネル形成領域と することを特徴とする薄膜トランジスタの製造方法。

1

【請求項2】 ドット状あるいはストライブ状の局所的 な熱処理は、エネルギー光線を格子点状に加工して非晶 質半導体膜に照射することにより行う請求項1記載の薄 膜トランジスタの製造方法。

【請求項3】 ドット状あるいはストライプ状の局所的 な熱処理は、エネルギー光線を集束させて非晶質半導体 膜の周期的な位置に照射することにより行う請求項1記 載の薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタの製造 方法に関する。

[0002]

【従来の技術】薄膜トランジスタは、石英ガラス等の絶 20 緑基板上にシリコン等の半導体薄膜を形成し、チャンネ ルが形成されるチャンネル形成領域、ソース、ドレイン 領域を形成し、MOS型のトランジスタを構成する半導 体装置である。多結晶半導体膜をチャンネル形成領域と する薄膜トランジスタは絶縁基板上に容易に形成できる ことから、SRAMの負荷素子として、あるいは液晶表 示装置のスイッチングトランジスタ、駆動回路等として 幅広く応用されている。しかし、チャンネル形成領域の 結晶粒界がトランジスタ特性を大きく低下させているの で、結晶粒の大粒径化、あるいは結晶粒径、結晶粒の位 30 置を制御する手法が広く検討されている。

【0003】結晶粒の位置を制御する1つの方法とし て、特開昭60-37721号公報に開示されているよ うな量子アニール法と呼ばれる方法がある。この方法 は、レーザ光などのエネルギー光線を微細な図形に加工 した光線を非晶質半導体層に照射することにより、非晶 質半導体膜あるいは多結晶半導体膜を結晶化し、結晶粒 の位置を制御する試みである。

【0004】また、結晶粒径を制御する試みとして、図 6に示すような選択核形成法がある。以降、図6を参照 40 しながら選択核形成法について説明する。石英基板等の 絶縁基板1上にジシランガスを用い、475 °C程度で減 圧化学成長法により非晶質シリコン2を形成する。その 後、保護酸化膜3を50nm堆積し、次いでレーザの遮 光膜としてシリコン膜4を200nmスパッタ後、スパ ッタシリコン膜の特定部分に1μm以下の窓を開口する (図6(a))。この後、XeClエキシマレーザを照 射する。このレーザ光では、シリコン膜での吸収係数が 非常に高いので、開口部の非晶質シリコン表面部分のみ

数個形成される。次に、スパッタシリコン膜4、保護酸 化膜3を除去した後、600℃の窒素中で熱処理する と、シードとなる微結晶5の周囲に結晶化した領域6が 広がる(図6(b))。シード領域の結晶粒の中で、成 長速度の速いものが選択的に非晶質領域に広がるので、 基本的には、単一あるいは2個程度の結晶粒がシード領 域から発生・成長してゆくと考えて良い。このようにし て膜全体の結晶化を完了させる。以上の工程は選択核形 成法と呼ばれている。この方法により、結晶粒の位置を 任意の場所に設定できる。また、結晶粒径はシード部分 以外の核発生により制限されるが、諸条件を最適化する ことにより結晶粒径は4~5μmとなり、従来の固相成 長法で形成した多結晶シリコンの結晶粒径である1~2 μmに比べてはるかに大きくできる。

【0005】その後、単結品領域に薄膜トランジスタを 以降の工程により形成する。まず、チャンネル形成領域 12を基本的には単一の結晶粒となる位置にパターンニ ングして形成後、ゲート酸化膜8及び多結晶シリコンを 堆積した後に、リン拡散法により低抵抗化し、パターン ニングしてゲート電極9を形成する。イオン注入によ り、ソース領域10、ドレイン領域11を形成する。層 間膜13を堆積した後に、900℃程度の熱処理を施 し、層間膜のリフロー、ソース、ドレイン領域の不純物 の活性化を行う(図6(c))。その後、コンタクトホ ールを開口し、アルミをスパッタリングした後にパター ンニングして配線を形成し、水素雰囲気中、400℃程 度で水素アロイを行い、薄膜トランジスタを完成する。 作製した薄膜トランジスタは、サイズを結晶粒径以下に することにより、基本的には、チャンネル領域に結晶粒 界を含まないようにできるので、非常に高い移動度が得 られる。例えば、n-chで、通常のシードを用いない 方法では60cm¹/Vsであったものが、この選択核 成長法を用いると、150cm'/Vs以上と高移動度 が得られる。

[0006]

【発明が解決しようとする課題】トランジスタサイズが 結晶粒径と同程度以上の場合、1つのトランジスタのチ ャンネル形成領域に、数個の結晶粒が存在することは不 可避である。との場合、必ずしも核形成の位置自体を制 御する必要はなく、結晶粒の大粒径化、チャンネル領域 内の結晶粒界の密度低減が肝要である。大粒径化の方法 として、量子アニール法を用いる場合は、リソグラフィ - 工程を用いないので、工程は簡易ではあるが、 再結晶 化後、シリコン膜表面にうねり、凹凸が生じ、TFT特 性の低下をもたらす。これを避けるために、非晶質シリ コン上に酸化膜を堆積した後にアニールする方法が検討 されているが、この方法では、酸化膜から酸素が多結晶 シリコン中に拡散して、移動度を大きく低下させるとい う問題がある。チャンネル形成領域の単結晶化を目的と がアニールされて、この領域に、微結晶シリコン核5が 50 した前記のレーザ光を用いた局所アニールによる選択核

3

形成法では、核形成後、炉内でアニールして結晶化するために、量子アニール法で問題となるような表面荒れは起こらない。しかし、特定部分に遮光膜を設けてパターンニングするために、リソグラフィー、エッチング工程が必要であり、工程が複雑になるという問題点がある。【0007】本発明の目的は、このような従来の問題点を解決して、非晶質シリコンの結晶化時の結晶粒径分布および結晶粒界の位置の制御をリソグラフィー法を用いることなく簡易に行い、かくしてTFT特性の向上とばらつきの低減を図ることにある。

[0008]

【課題を解決するための手段】本発明は、非晶質半導体膜上に、特定の周期でドット状あるいはストライブ状に局所的に熱処理を施して結晶核を形成させた後、膜全体に熱処理を施して固相成長させて得られた多結晶半導体膜をチャンネル形成領域とすることを特徴とする薄膜トランジスタの製造方法である。ここで、ドット状あるいはストライブ状の局所的な熱処理は、エネルギー光線を格子点状に加工して非晶質半導体膜に照射することにより行うか、あるいはエネルギー光線を集束させて非晶質 20半導体膜の周期的な位置に照射することにより行うことが好ましい。

【実施例】次に、本発明の実施例について図面を参昭し

[0009]

て詳細に説明する。図1は本発明の一実施例を工程順に 説明するための平面図、図2は本実施例により得られる 薄膜トランジスタの断面図であり、同図に従って、本実 施例を説明する。石英基板 1 上に減圧化学成長法によ り、ジシランを用いて、非晶質シリコン2を80nm堆 積する。との後、図1(a)のように、回折格子を用い 30 て、XeC1エキシマレーザを格子状にホログラフィー 加工して照射した。格子点間隔は1~8μm間隔とし (図1では4µm間隔のものを示した。)、ウエハ全面 に照射するために、X方向、Y方向にビーム照射領域が 重なるようにシフトして照射した。照射エネルギーは、 点状の照射領域(シード領域)5に、微結晶が数個発生 するように、180mJ/cm'に設定した。その後、 窒素雰囲気中、600℃の熱処理により、膜全体を結晶 化した。結晶化は、図1(b)のように、照射領域(シ ード領域)5内の微結晶シリコンを核として結晶成長さ せ、隣接するシードから成長してきた結晶粒6と接触し たときに成長が停止する。以降の工程は、図1(b)の 枠12をチャンネル形成領域とし、従来例と同様にして 図2 にその断面を示すような薄膜トランジスタを作製し た。

【0010】本実施例で得られた薄膜トランジスタの移動度とシード間隔との関係を図3に示す。図3から明らかなように、本実施例の方法では、シード間隔3μmから7μmまで移動度が向上し、シード間隔4μm程度で移動動が最大値の140cm²/Vsとなっている。シ

ード領域間隔が広すぎると、シード領域から核発生した 結晶粒6間に残された非晶質シリコン領域2から核発生 した結晶粒のために、大粒径化が妨げられ、移動度の低 下をもたらすと考えられる。シード領域間隔の最適値 は、シード形成の方法、非晶質シリコンの形成条件、非 晶質シリコン膜厚、固相成長条件等にもよるので、それ らのプロセス条件の中での最適化が必要である。

【0011】以上述べたように、本実施例で述べた方法では、シード領域を4μm程度の等間隔の格子状に配置 することにより、大粒径化が可能であるという特徴がある。また、この方法によれば従来例では必要であった遮光膜堆積、リソグラフィー工程、エッチング工程等の複雑な工程を必要とせず、はるかに簡易な工程で周期的なシード領域を形成できる。また、量子アニール法で問題となる表面荒れは、従来例の選択核形成法と同様に起こらない。

【0012】なお、シード形成のためのアニール工程は、集束電子線、イオンビーム等によるアニール処理を適用してもよい。また、多結晶シリコン膜表面のみをレーザ照射により溶融させる方法を用いると、結晶粒径、配向性を変化させることなく、結晶粒内の結晶欠陥が低減できて、移動度が200cm²/Vs程度となり、さらにTFT特性向上が可能である。

【0013】実施例2

本発明を液晶表示装置に用いられる、駆動回路を構成す るトランジスタ、及び画素部のスイッチングトランジス タに適用した例を図4を参照して説明する。下地透明基 板上の画素部スイッチングトランジスタが形成される領 域に、遮光膜を形成し、下地酸化膜を堆積した後に、実 施例1と同様の条件で、非晶質シリコン膜を堆積する。 その後、周辺駆動回路を構成するトランジスタ及び画素 部トランジスタに集束電子線を照射して核形成を行っ た。駆動回路を構成するトランジスタはゲート長8μ m、画素部のトランジスタはゲート長8µm、オフセッ ト長1μmとする。駆動回路トランジスタでは、核間距 離は実施例 1 で述べたように 3 ~ 7 μ m に設定し、ソー ス端部には結晶粒界が存在し、ドレイン端部に結晶粒界 が存在しない図4(a)の枠12の位置になるように核 形成位置を定めた。画素部トランジスタでは、ゲート端 部が1つの結晶となる図4(b)の枠16の位置になる ように核形成した。核形成は、すべての画素部トランジ スタに核形成が行われるように、画素部トランジスタの 配置周期50μmで、画素全領域間隔に核形成した。な お、ウエハの位置合わせは、遮光膜の層の目合わせマー クを用いて行った。以降の工程は、従来の薄膜トランジ スタと同様である。アルミ配線形成後に、ブラズマ水素 化処理を行った。

【0014】本実施例の駆動回路を構成するトランシスタの出力特性を図5に示す。図中、(a)は従来例によって結晶粒界の位置を制御することなくアニールを行っ

た場合、(b)は本実施例による場合を示す。特性を比較してわかるように、移動度の増加に伴い、オン電流が増加しているだけでなく、ソース、ドレイン間耐圧が向上している。これは、アパランシェ降伏の原因となるドレイン接合部の結晶粒界の密度が低減できたこと、また、ソース接合部の結晶粒界の密度を増やすことにより、キャリアのライフタイムを短くして、寄生バイボーラ効果を低減できたためと考えられる。画素部トランジスタでは、オン電流の増加だけではなく、リーク電流が0.3pAから本実施例の方法により、0.1pA以下10に低減できた。これは、ドレイン側接合部の結晶粒界の密度が低減できたためと考えられる。

[0015]

【発明の効果】以上説明したように、本発明は、非晶質半導体層を結晶化する際に、非晶質半導体層上の特定の周期で局所的に熱処理を施した後に、膜全体に熱処理を施して固相成長を行って形成する方法を用いて、局所的に熱処理した部分からの核発生・核成長を促すことにより、結晶粒が大粒径化でき、薄膜トランジスタの移動度が向上できるという効果がある。結晶粒界の位置を制御 20 する場合は、ソースードレイン間耐圧向上、リーク電流低減の効果も有する。また、従来の選択核形成方法では必要であったリソグラフィー工程、エッチング工程等が必要でなく、工程の簡略化ができるという効果もある。*

*【図面の簡単な説明】

- 【図1】本発明の実施例1の工程説明図である。
- 【図2】本発明の実施例1によって得られた薄膜トランジスタの断面図である。
- 【図3】移動度とシード間隔との関係を示す図である。
- 【図4】本発明の実施例2の説明図である。
- 【図5】実施例2のTFTのトランジスタ特性を従来例 と比較して示す図である。
- 【図6】従来例による選択核形成法を用いた薄膜トラン) ジスタの工程断面図である。

【符号の説明】


- 1 絶縁基板(石英基板)
- 2 非晶質シリコン
- 3 保護酸化膜
- 4 シリコン膜
- 5 照射領域(微結晶シリコン核)
- 6 固相成長したシリコン結晶粒
- 7 結晶粒界
- 8 ゲート酸化膜
- 0 9 ゲート電極
 - 10 ソース領域
 - 11 ドレイン領域
 - 12 チャンネル形成領域
 - 13 層間膜


【図1】

【図2】


20


ドレイン電圧 (V)






- ド間隔 (#m)。







ソース領域で